PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-297827

(43) Date of publication of application: 12.11.1993

(51)Int.Cl.

G09G 3/36 G02F 1/133

(21)Application number: 04-097650

(71)Applicant: HITACHI LTD

(22)Date of filing:

17.04.1992

(72)Inventor: NITTA HIROYUKI

MANO HIROYUKI

FURUHASHI TSUTOMU


FUTAMI TOSHIO

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To reduce power consumption of a signal driver by stopping a fetching operation of display data of a signal driver when display data of one line before coincides with inputted display data.

CONSTITUTION: This device is provided with two memories 120a and 120b having storage capacity of one line, a memory control means 123 which controls the memory 120, a comparing means 126 which compares inputted display data with display data of one line before, a control means 123 which stops taking—in— operation of display data of the signal driver. Therefore, when display data of one line before coincides with inputted display data, the fetching operation of display data of the signal driver is stopped, and power consumption of the signal driver can be reduced.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

F1

(11)特許出願公開番号

特開平5-297827

(43)公開日 平成5年(1993)11月12日

(51)Int.CL*

埃別配号

厅內整理番号

技術表示質所

G09G 8/38 C02F 1/193

505

7819-5C

7820-2K

審査論成 未請求 請求項の数 5 (全 18 頁)

(21)出顯番号

特脚平4-97650

(22)出願日

平成 4年(1992) 4月17日

(71)出版人 000005108

林式会社日立製作所

東京都千代田区神田駿河台四丁目 6番地

(72)発明者 新田 博卒

神奇川県横浜市戸線区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス

機器研究研究所內

(72)発明者 ▲真▼野 宏之

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス

機器開発研究所內 (74)代理人 弁理士 小川 勝男

最終質に続く


(54)【発明の名称】 液晶表示装置

(57)【要約】

【目的】本発明の目的は、1ライン前の表示データ入力 表示データが一致するとき、信号駆動ドライバの表示デ 一ク取り込み動作を停止し、信号駆動ドライバの消費電 力を低減することにある。

【構成】1ライン分の記憶容量のメモリを2個と、該メ モリを制御するメモリ制御手段と、入力表示チータと1 ライン前の表示データを比較する比較手段と、信号駆動 ドライバの表示データ取り込み動作を停止する制御手段 を設ける。これにより、1ライン前の表示データと入力 表示データが一致するとき、信号駆動ドライバの表示デ ーク取り込み動作を停止し、信号駆動ドライバの消費電 力を低減することができる。

数 1.



【特許請求の範囲】

【諸求項1】表示データと同期信号を入力して、接品用 駆動用の液晶表示データ及び制御信号を生成する制御手 段と1ライン分の液晶表示データを順次入力し、液晶取 動用電圧に変換して出力する信号駆動ドライバをM個

《Mは1以上の整数》で構成し、各表示画素部をスイッ チング素子と液晶とで構成するアクティブダドリックス タイプの液晶パネルとから成る液晶表示装置において、 前記液晶表示チータ及び制御信号を生成する制御手段 に、1水平ライン分の表示データ容量の記憶容量を有す る記憶手段を2つ設け、前記各記憶手段に入力する表示 データを順に書き込む手段と、各記憶手段に記憶した表 示データを読み出す手段とを設け、前記2つの記憶手段。 の一方が、コ水平ラインの表示データの書き込み動作を 行う時、他方の記憶手段が1ライン前の表示データの読 みたし動作を行うように制御する制御手段と2つの記憶 手段から読み出されるテータバスを切り換える切り換え 手段とを設け、人力する表示データと前記2つの記憶手 一般の一方から読み出す1ライン前の表示データとを比較 する比較手段と比較結果を記憶する記憶手段とを設け、 信号駆動ドライバの表示データ取り込み動作を停止する 制御手段設け、信奉駆動ドライバの表示データ取り込み。 動作を停止する制御を可能としたことを特徴とする液晶 表示装置。

[諸求項2] 諸求項1において、比較手段として、M個の信号駆動ドライバのどの表示データであるかを判別する手段と比較結果を記憶する記憶手段とを設け、信号駆動ドライバ別に表示データ取り込み動作を停止する制御手段を設け、信号駆動ドライバ別に表示データ取り込み動作を停止する制御を可能としたことを特数とする液晶表示装置。

[請求項3] 請求項1において、信号駆動トライバの表示データ取り込み動作を停止する制御手段として、信号駆動トライバの表示データ取り込みクロックを制御する手段を設け、信号駆動トライバの表示データ取り込み動作を停止する制御を可能としたことを特徴とする液晶表元装置。

【請求項4】請求項1において、信号駆動ドライバの表示データ取り込み動作を停止する制御手段として、信号 駆動ドライバの表示データ取り込みイネーブル信号を制 御する手段を設け、信号駆動ドライバの表示データ取り 込み動作を停止する制御を可能としたことを特徴とする 液晶表示装置。

【請求項 5】請求項 2において、信号駆動ドライバの表示テータ取り込み動作を停止する制御手段として、信号駆動ドライバの表示データ取り込みイネーブル信号を制御する手段を設け、信号駆動ドライバの表示テータ取り込み動作を停止する制御を可能としたことを特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はパソコン、ワークステーション等の表示チータを液晶パネルに表示させるのに経 油な液晶表示装置に関する。

1000021

【従来の技術】パソコン、ワークステーション等の表示 データを液晶パネルに表示する従来の液晶表示装置で は、株式会社日立製作所半導体事業部発行の日立しCDドライバLSIデータブック p.5.61、5.62に記載されている信号駆動ドライバHD66310を用いた構成と動作となっている。以下図2、図3、図4を用いて、水平解像度がR、G、Bの各画素につき640画素、垂直解像度が480ラインの液晶パネルを前記信号駆動ドライバを用いて駆動する場合の構成と動作について説明する。

【ロロロ3】図2は、従来の液晶表示装置の構成図で、 101はパソコンやワークステーション等からの表示デ ータであり、画像情報を常じ転送している。 1/02は表 - ボデータ101に同期した同期信号であり、その内訳は ドットクロック、水平同期信号、垂直同期信号である。 210はドライバ制御信号生成手段、230は液晶パネ ルに表示電圧を印加する信号駆動ドライバ200を複数 個用いて構成した信号駆動ドライバ群、231は垂直ラ インを挿次走査する走査駆動回路、232は液晶パネル である。液晶パネル232の水平解像度はR、G、B各 640画素あるので合計1920画素あることになる。 かつ。信号駆動ドライバ200に用いるHD56310 は出力が160本であるから(1920半160章) 1 2個必要となる。また、信号駆動ドライバ200はイネ ープル信号入力EIO1とイネーブル信号出力EIO2 をカスケート接続している。イネーブル入力信号EIO 1はロウレベルアグティブで、イネーブル信号出力 日1 O 2は 16 0画素分の表示データを取り込むとハイレベ ルからロウレベルへ変化する。ドライバ制御信号生成手 。段210の内の220は信号駆動ドライバのインタフェ: イスに適合するように表示チータ101を変換するチー タ変換回路、203は変換後のドライバ用表示データ、 221は同期信号102のうちドットクロックを分割し、 て信号駆動ドライバ200の表示データ取り込み用クロ ック211を生成する分周回路、222は同期信号10 2のうち水平同期信号を遅延して1水平ライン分の表示。 データラッチクロック204と垂直方向の最上位ライン を選択するイネーブル信号205を生成する遅延回路で ある.

【0004】図さは従来技術による信号駆動ドライバ2 00の表示データと問期信号のタイミッグを示す図である。

【0005】図 4は信号駆動ドライバHD66310の 構成図で入力表示データ203は各画素階調データ3ビ 9トの4画素バラレル入力で、150画素分の液晶駆動 乗任を出力できる信号線201を有する。402は表示 データを順次ラッチするクロックを生成するラッチアド レスカウンタ。402は表示チータを順次ラッチレジフ トするツフト回路。403は順次ラッチした表示データ の150画素分をラッチするラッチ回路。404はラッ チレた表示データをデコードし液晶印加電圧を選択する 信号を生成するレベルシフタ回路。405は液晶印加電 圧406を選択し出力する液晶取動回路である。

【0006】次に、本征来技術での液晶表示装置のドラ イが制御、及び表示動作について説明する。図のに示す ように、表示データが有効な期間に信号駆動ドライバの 表示データ取り込みクロック211をドライバ制御信号 生成手段210で生成する。そして、図2に示すよう |15、信号駆動ドライバ群230の左端の信号駆動ドライ バ200-1は、イネーブル信号入力自101をロウレ - ベルに接続し、表示データ取り込みクロック2 1 1 の立 ち下がりで表示データを取り込み、160画素表示デー タを取り込むとイネーブル出力信号 日 0.2 がハイレベ ルからロウレベルに変化し次段の信号駆動ドライバ20 ローセをネネーブルにする。以後同様にして左側のドラ イバから順次160画素ずつ表示テータを取り込んで行 き1ライン分の表示データを取り込んだところで1ライ ン分の表示チータを同時に表示データラッチクロックを 0.4でラッチ回路 4.0.3にラッチし液晶パネルに表示電 圧を印加し、走査駆動回路はは1で選択された1ライツ を表示する。走査駆動回路231は水平同期信号でシフ トした走査信号を生成し線順次垂直走査を行う。

【0007】次に、信号駆動ドライバ200の内部動作 について詳しく説明する。信号駆動トライパ200の内 部構成は図4に示すようになっており、ラッチアドレス カウンタ401は表示データ取り込みクロック211の 立ち下がりをカウントしてシフトラッチ回路402のラ ッチ信号を発生する。表示データ取り込みクロック21 1 は入力部で信号駆動ドライバのイネーブル信号入力 E 101/でマタクすることができ、表示データ取り込みク ロック211を40回ガウントする。つまり160画券 分の表示データを取り込むと停止状態となり、EIO2 信号がロウレベルとなる。そして、シフトラッチ回路 4 0.2は4画素毎4.0段に分割されており、ラッチアドレ スカウンタ40.1からのラッチ信号で4画素同時に表示 データを取り込む。また、ラッチ回路403は150画 **素分のラッチ回路で構成されており。シフトラッチ回路** 402からの表示データを表示データラッチクロック2 ロ4でラッチし1ライシ時間データを保持する。レベル シフタ回路404はラッチ回路403の表示データをデ コードし、液晶表示・圧のセレクト信号を生成し、液晶 駆動回路 4.0 5が8種圧レベルの内 1 レベルを選択出力 ਰ ਨੂੰ

[00008] 以上述べたように、液晶の表示動作は信号 駆動ドライバベの表示データのラッチ動作の繰り返しで あり、信号駆動ドライバ200のラッチ回路403に保持されている表示データを表示している。そして、信号 駆動ドライバ200のラッチ回路403には各ドライバ 合わせて1ライン分の表示データを保持しており、毎ライン、表示データが変化しなくてもデータの書き込みを 行っている。

[0009]

【発明が解決しようとする課題】例えば、パソコンの表示画面でプロソフトだけを画面第上部に表示する場合。 プロソプトより不のラインでは背景のみが表示されており、各ラインの表示データは同じである。上記従来技術では、このように表示データが前ラインと現ラインで同じであっても、信号駆動ドライバに毎ライン表示データが書き込まれでいるため、ライン毎に表示データが変化しない場合でも表示データを取り込む動作を繰り返すので信号駆動ドライバの消費電力が小さくならない問題点があった。

【OO110】本発明の目的は、ライン毎の表示データに 変化が少ないとき、信号駆動ドライバの消費電力を小き くすることにある。

100111

【課題を解決するための手段】上記目的を達成するため、 に、液晶表示装置の中に、液晶表示データ及び制御信号 を生成する制御手段に、1水平ライン分の表示データ客 量の記憶容量を有する記憶手段を2つ設け、前記各記憶 手段に入力する表示データを順に書き込む手段と、各記 **憶手段に記憶した表示データを読み出す手段とを設け、** 前記2つの記憶手段の一方が、1水平ラインの表示デー **夕の書き込み動作を行う時、他方の記憶手段がオライン** 前の表示データの読みだし動作を行うように制御する制 御手段と2つの記憶手段から読み出されるチータバスを 切り換える切り換え手段とを設け、入力する表示テータ と前記2つの記憶手段の一方から読み出す1ライン前の 表示データとを比較する比較手段と比較結果を記憶する 記憶手段とを設け、信号駆動ドライバの表示データ取り 込み動作を停止する制御手段設ける。また、前記比較手 段として、M個の信号駆動ドライバのどの表示データで あるかを判別する手段と比較結果を記憶する記憶手段と を設け、信号駆動ドライバ別に表示テータ取り込み動作。 を停止する制御手段を設ける。また、前記信号駆動ドラ イバの裏示データ取り込み動作を停止する制御手段とし で、信号駆動ドライバの表示データ取り込みクロックを 制御する手段を設ける。また、前記信号駆動ドライバの 表示データ取り込み動作を停止する制御手段として、信 号駆動ドライバの表示データ取り込みイネーブル信号を 制御する手段を設ける。

[0012]

【作用】上記手度によれば、前ラインの表示データと現 ラインの表示データが一致する場合、信号駆動ドライバ の表示データ取り込み動作を停止させることができる。 また、信等駆動ドライバ別で前ラインの表示データと親 ラインの表示データを比較し、一致する場合、その信号 駆動ドライバの表示データ取り込み動作を停止させることができる。

【0.0 1.6】このため信号駆動ドライバの消費権力を低 減することができる。

[0014]

【実施例】本発明の第1の実施例を図1、図5、図5、 図フにより説明する。図1は、本実施例のドライバ制御 手腕110のブロック図で、120e、120bはそれ きれ1ライン分の容量を持つラインメモリで、123は **、前記ラインメモリを制御するメモリ制御手段、122** a、1220は制御信号、124はラインメモリ120 á、120 bのリードデータ121 á、121 bを選択 ずるセレクタ、125は表示データの比較器、127は 比較器125の比較結果を保持するラッチ回路である。 また。129は表示データを信号駆動ドライバのインタ フェイスに適合したドライバ用表示チャタ103に変換 ・するデータ変換回路、 129は同期信号102のうちド ットクロックから信号駆動トライバ表示データ取り込み。 用クロック111を生成する分周回路、130は周期信 号102のうち水平同期信号と垂直同期信号から1水平 ライン分の表示データラッチクロック104と垂直方向 の最上位ラインを選択するイネーブル信号105を生成 する遅延回路である。131はクロック111をマスク するAND回路である。

【0015】図5は本実施例の構成図である。

【0046】図6は図1のドライバ制御手段に記載した 火モリ1206、1206のリード、ライドタイミング を示す図である。

【ロロ17】図では信号駆動ドライバの表示データと同 期借券のタイミングを示す図である。

【0018】次に本実施例の動作について説明する。図 1に示す表示データ101を1ライン集にラインメモリ 米名の名の前名の時に交互信書を込む。図タは、そのリ 一ド、ライトタイミングを示す。まず、図1のメモリ制 御手段123は、同期信号102よりメモリ制御信号1 2.2a。 1.2.2 bを生成し、最初の1水平期間で1ライ シ目の表示データ 1の 1をラインメモリ120gに書き 込み、同時にセレクタ124で選択したラインメモリ1 206から読み出す1ライン前の表示データ125と比 「較器」126で比較し、前ラインの表示データ125と現 ライン (エライン目) の表示テータ101が一致するか どうか判定し、判定結果をラッチ回路 127に保持す る。次の1水平期間で2ライン目の表示チータ101を ・ラインメモリ120 bに書き込み、同時にセレクタ12 4 で選択したラインメモリ2 ひゅから読みだす 1ライン ・前の1ライン目の表示データ125と比較器126で比 「較し、前ライン(1ライン目)の表示データ125と現 ライン (2ライン目) の表示データ101が一致するか

どうか判定し、判定結果をラッチ回路 127に保持す る。以後同様の動作を行い、前ラインの表示データと現 ラインの表示データが一致するが順次判定を行う。そし てデータ変換回路 128でドライバ用表示データ 103 に変換し、入力表示データ101より1水平期間遅れて 出力される。また。表示同期信号は同期信号102から 遅延回路130で1水平ライン分の表示データラッチク ロック104、イネーブル信号105を生成する。そし て、表示データ取り込みグロック111は分周回路12 9で生成され、ラッチ回路127の比較結果によりAN D回路(なくでマスクきわる。つまり、前ラインの表示 データと親ラインの表示データが一致 している場合は、 表示チータ取り込みクロックキュオをマスクレ、前ライ ンの表示データと現ラインの表示データが一致していな い場合は表示データ取り込みクロック111を出力す る。そして、図ァに示すタイミングのように表示データ 取り込みクロック111がススクされた場合。信号駆動 ドライバは図4に示すラッチアドレスカウンタ401と シフト回路408が動作せず、シフト回路408に保持 されている現分インと同じ表示チータが、表示データラ ッチクロック104でラッチされ、走査駆動回路231 で選択されたラインに表示データがEP加される。また、 表示データ取り込みクロック111 がマスクされずに出 力された場合は、現ラインの表示データが信号駆動ドラー イバに取り込まれ、走査駆動回路231で選択されたラ インに親ラインの表示データが印加される。同様に、1 フレーム分線順次走査駆動を繰返し、液晶パネルを表示

【0019】次に、本発明の第2の実施例について図8、図9、図10、図11を用いて説明する。図8は本実施例のドライが制御手段810のブロック図で、129は同期信号102のうちドットクロックから信号駆動ドライバ表示データ取り込み用クロック811を生成する分周回路、820は表示データラッチクロック104、イネーブル信号105とドライバイネーブル信号812を生成する遅延回路である。

【ロロ20】図りは本実施例の構成図である。

【ロロ21】図1ロ、図11は信号駅動ドライバの表示 チータと同期信号のタイミングを示す図である。

【0022】次に本実施例の動作について説明する。本実施例のメモリのリード、ライトタイミングは、第1の実施例と同様であり、前ラインの表示データと現ラインの表示データが一致するかどうか比較器120で順次判定を行いその結果をラッチ回路127に保持する。そして、同様にデータ変換回路128でドライバ用表示データ10回に変換し、入力表示データ10回に変換し、入力表示データ10回に変換し、入力表示データ10回に変換し、入力表示データ10回路6号102から遅延回路820で表示データラッチクロック104、イネーブル信号105を生成する。そして、表示データ取り込みクロック811は分周回路129で生成され、ド

ライバイネーブル信号812は遅延回路820で生成す る。このドライバイネーブル信号812はラッチ回路1 27の比較結果によりAN D回路830でマスクされ る。つまり、図11に示すように耐ラインの表示データ と親ラインの表示データが一致している場合は、ドライ パイネーブル信号81/2をマスクし、図10に示すよう。 に前ラインの表示データと現ラインの表示データが一致 していない場合はドライバイネーブル信号 8.1.2を出力 する。また、ドライバイネーブル信号812は信号駆動 ドライバ群230の左端のドライバ番号1のイネーブル 入力に101に接続する。そして、信号駆動ドライバ群 2.30は、イネーブル信号をドライバ番号 1から頂に1 2までカスケードに接続しているためドライバ番号1の ドライスが150画素表示データを取り込んでイネーブ ル出力日102をロウレベルに変化させなければ次敗以 躁のドライバはイネーブルにならない。

【ロロ 23】そのため、ドライバイネーブル信号812 がマスクされた場合、信号駆動ドライバは、第1の実施 例と同様に、図4に示すラッチアドレスカウンタ401 とシフト回路402が動作せず、シフト回路402に保 持されている娘ラインと向じ表示データが、表示データ ラッチクロック104でラッチされ、走登駆動回路23 1で選択されたラインに表示データが印加される。また、ドライバイネーブル信号812がマスクされずに出 力された場合は、銀ラインの表示データが信号駆動ドライバに取り込まれ、走査駆動回路231で選択されたラインに視らインの表示データが印加される。そして同様 に、1フレーム分換順次走査駆動を繰返し、液晶パネル を表示する。

【0024】次に、本発明の第3の実施例について図12、図13、図14を用いて説明する。図12は本実施例のドライバ制御手段1210のプロック図で、129は同期信号102のうちドットクロックから信号駆動ドライバ表示データ取り込み用クロック1211を生成する分周回路、1220は表示データをどの信号駆動ドライバで駆動するが検出するドライバ位置カウンタで、1221はドライバ位置カウンタ1221のデータをデコードするデコーダ、1222は比較器125の結果とドライバ位置を保持するラッチ回路である。また、1212~1217は5個の信号駆動ドライバへのドライバイネーブル信号である。

【0025】図13は本実施例の構成図である。

【0026】図14は信号駆動ドライバの表示データと 同期信号のタイミングを示す図である。

【0.0.27】次に本実施例の動作について説明する。本実施例のメモリのリード。ライトタイミングは、第1の実施例と同様であり、前ラインの表示データと現ラインの表示データが一致するかどうか比較器1.26で頻次判定を行い、その結果とドライバ位置カウンタ1220のデータをデコードした信号がら、との信号駆動ドライバ

が駆動する表示データが変化したがを検出し、その結果をラッチ回路1222に保持する。そして、同様にデータ変換回路128でドライバ用表示データ103に変換し、入力表示データ101より1水平期間遅れて出力され、表示同期信号は同期信号102から遅延回路130で表示データラッチクロック104、イネーブル信号105を生成し、表示データ取り込みクロック1211は分周回路129で生成する。

【002日】そして、ドライバイネーブル信号1212 ~1.2.17は6個の信号駆動ドライバにそれぞれ接続 し、ラッチ回路1222の比較結果によりAND回路1 230~1235でマスクされる。つまり、図14に示すように前ラインの表示データと現ラインの表示データ が一致している信号駆動ドライバに対しては、ドライバイネーブル信号をマスクし、前ラインの表示データと現ラインの表示データが一致していない信号駆動ドライバに対してはドライバイネーブル信号を出力する。図14は、信号駆動ドライバのドライバ番号2が駆動する表示データのみがが変化した場合の例である。

【0029】そして、第1、第2の実施例と同様に、ドライバイネーブル信号がマスクされた場合、信号駆動ドライバは図4に赤すラッチアドレスカウンタ401とシフト回路402に保持されている親ラインと同じ表示データが、表示データラッチクロック104でラッチされ、走査駆動回路231で選択されたラインに表示データが印加される。また、ドライバイネーブル信号812がマスクされずに出力された場合は、親ラインの表示データが行号駆動ドライバに取り込まれ、走査駆動回路231で選択されたラインに親ラインの表示データが印加される。そして同様に、1フレーム分線順次走査駆動を繰返し、液晶パネルを表示する。

【0030】以上述べた。第1、第2の実施例では。1 ラインの表示データが前ラインに対して変化しない場合。信号駆動ドライバの表示データ取り込み動作を停止することができ、信号駆動ドライバの消費電力を低減することができる。

【ロロ31】また、第3の実施例では、前ラインに対して表示データが変化した信号駆動ドライバのみ表示データ取り込み動作を行い、それ以外の信号駆動ドライバはまデデータ取り込み動作を停止することができ、信号駆動ドライバの消費乗力を低減することができる。

[0032]

【発明の効果】本発明によれば、イラインの表示データが前ラインに対して変化しない場合。信号駆動ドライバの表示データ取り込み動作を停止することができ、信号駆動ドライバの消費乗力を修滅することができる。

【00.8.3】また。前ラインに対して表示データが変化 した信号駆動下ライバのみ表示データ取り込み動作を行 い、それ以外の信号駆動下ライバは表示データ取り込み 動作を停止することができるため、信号駆動ドライバの 消費乗力を低減することができる。

【図面の簡単な説明】

【図1】第1の実施例のドライ/俳優手段のブロック図である。

【図2】従来技術のシステム構成図である。

【図3】、従来技術のトライバ動作タイミングを示す図で ある。

【図4】ドライバの内部構成図である。

【図5】第1の実施例ののシステム構成図である。

【図6】 メモリのリード、ライトタイミングを示す図である。

【図7】第4の実施例ののドライの動作タイミングを示す。図である。

【図8】第2の実施側のドライ/俳/御手段のブロック図 である。

【図9】第2の実施例ののシステム構成図である。

【図:0】第2の実施例ののドライバ動作タイミングを 示す図である。

【図1 12 第2の実施側ののドライバ動作タイミングを 示す図である。

(図12)第3の実施例のドライバ制御手段のブロック 図である。

【図13】第3の実施例ののシステム構成図である。

【図 1 4】第3の実施側ののドライバ動作タイミングを 示す図である。

【符号の説明】

101, 103, 121s, 121b, 125, 203 "表示于一久

10251104511055 11115 8111, 8112, 1

2月十一**同期信号。** 1212, 1213, 1214, 1215, 1216。

1217、月12…ドライバイネーブル信号。

120 m, 120 b ... X EU.

123…メモリ制御手段、

1-24 … せしカタ、

1.2.5 小比較器。

127…ラッチ回路、

230…信号駆動ドライバ群。

231小走資配動回路。

232…液晶パネル

401…ラッチアドレスカウンタ、

402…ソフト回路、

403…ラッチ回路。


404…レベルシフタ回路、

405…液晶駆動回路。

406…液晶印加电圧。


【図1】

8 1




[88]

图 3



(W3)


191 8



13-7


[図4]

図 4




[図5]

3 5




[図6]

M 6




【図7】

图 7




(E) 101

图:108




[Ø8]

B 8




[図9]



13-10

[図11]

图 11



[図13]

2 13





图 12



[図14]

X 14

61/1	- 1水平ライン期間
CIA.	
#2f-)	X RELAT X RELATE X RELATE X (RELATE X
	+
F74/11 X101	9 V2
k34/11 2 101	
F54/18 E101	
F74/4 B101	
F94/13 E101	
45446 B101	

フロントページの続き

(72)発明者 古橋 勉

神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 二見 利男

千葉県茂原市早野3800番地株式会社田立製 作所茂原工場内